반도체 ‘칩렛동맹’ 의지 재확인
표준화된 공정 통해 비용 절감
반도체 기업들 상생 모델 기대

반도체 파운드리(위탁생산) 시장이 2나노미터(㎚·10억분의1m) 초미세·초정밀 경쟁으로 치닫는 가운데 파운드리 세계 1위 대만 TSMC와 2위 삼성전자, 파운드리 후발 주자 미국 인텔이 ‘칩렛 동맹’(UCle)에 속도를 내기로 했다. 이는 공정 첨단화에 천문학적인 비용을 투자하고 있는 데 비해 낮은 수율(반도체 양품 비율)에 골머리를 앓고 있는 ‘반도체 공룡’들이 표준화된 공정을 마련해 제조 비용은 낮추면서 제품 수율은 높이자는 취지에서 내놓은 기술 동맹이다.

28일 업계에 따르면 삼성전자와 TSMC는 27일(현지시간) 미국 캘리포니아주 새너제이 인텔 본사에서 열린 ‘인텔 이노베이션’ 행사에서 인텔 주도로 추진되고 있는 칩렛 동맹에 대한 지지 성명을 발표했다. 한진만 삼성전자 메모리사업부 전략마케팅 실장(부사장)은 “삼성전자는 칩렛이 (반도체의) 미래라고 보고 있다”면서 “칩렛 생태계를 통해 이종 컴퓨팅을 지원할 것”이라고 밝혔다. 장샤오창 TSMC 사업개발부문 수석부사장은 “개방된 반도체 플랫폼을 전달하는 것이 TSMC의 목표이며 UCIe를 지지한다”고 말했다.

칩렛은 새로운 개념의 칩 제조 방식으로, 현재 개별 기업이 하나의 반도체 칩 생산을 위해 단일 공정을 적용하고 있는 방식에서 벗어나 단일 칩에도 개별 기능의 특성에 맞는 공정을 적용해 완제품을 만드는 개념이다. 삼성전자 관계자는 “예를 들어 지금은 하나의 칩을 만들 때 중앙처리장치(CPU)와 그래픽처리장치(GPU) 구분 없이 5나노 단일 공정으로 생산하고 있다면 칩렛 방식을 적용하면 CPU 블록은 5나노로 만들고 GPU 블록은 8나노로 만든 뒤 각각의 블록을 조립해 하나의 칩을 완성하게 되는 것”이라고 설명했다. 이렇게 되면 모든 제작 과정을 최첨단 공정 기준으로 맞출 필요가 없어 제조 비용을 절감할 수 있고, 생산된 반도체에 불량이 발생하더라도 이상이 생긴 블록만 새로운 블록으로 갈아 끼우면 되기 때문에 수율도 끌어올릴 수 있다. 여기에 각 블록 제작 표준 양식이 도입되면 제조사별 블록 호환성이 생겨 제조 비용을 더욱 줄일 수 있다.

팻 겔싱어 인텔 최고경영자(CEO)는 “UCle는 인텔의 반도체와 TSMC의 반도체, 텍사스 인스트루먼트(TI)의 전력제어 반도체와 글로벌 파운드리가 생산한 입출력 반도체를 한데 모아 인텔의 패키징 기술로 가공하는 것을 가능하게 할 것”이라고 밝혔다.

국내 업계 관계자는 “칩렛 동맹은 파운드리 시장을 TSMC가 53%, 삼성전자가 16%로 선점한 상황에서 지난해 경쟁 구도에 뛰어든 인텔의 성장 전략이기도 하지만 반도체 기업 모두가 고르게 성장할 수 있는 모델이 될 것으로 기대된다”고 말했다.